至芯科技FPGA培训(25800元)
名称：至芯科技FPGA培训(25800元)描述：《至芯科技FPGA培训》课程是一个系统全面的FPGA/IC设计实战培训，内容涵盖数字逻辑基础(门电路、编码器、加法器、寄存器)、状态机设计、时序分析、接口协议(UART、FIFO)、高级主题(PWM、数字信号处理、SDRAM控制器)以及业界流行的验证方法学(UVM)。课程通过大量实验项目(如售货机、LED控制、串口收发、直接序列扩频通信系统等)培养学员的硬件设计思维和工程实现能力，并配套至芯ZX-1/ZX-2开发板进行实践，帮助学员达到企业级FPGA/IC开发工程师水平。
链接：
百度：https://pan.baidu.com/s/1a6ptL1z968yMKcIg8llMdg?pwd=9527
夸克：https://pan.quark.cn/s/8e49198a2c11
???? 大小：213.07 GB
???? 标签：#FPGA培训 #IC设计 #数字逻辑 #状态机 #时序分析 #UART #FIFO #PWM #UVM验证 #开发板实战 #至芯科技 #硬件工程 #至芯科技FPGA培训 #baidu #quark
└─至芯科技FPGA培训(25800元)
├─FPGA
│├─202005期
││├─0509
││├─0510
│││└─and_gate
│││ ├─doc
│││ ├─q_prj
│││ │├─db
│││ │├─incremental_db
│││ ││└─compiled_partitions
│││ │├─output_files
│││ │└─simulation
│││ │ ├─modelsim
│││ │ │└─rtl_work
│││ │ │ ├─and_gate
│││ │ │ ├─top
│││ │ │ ├─top_tb
│││ │ │ └─_temp
│││ │ └─qsim
│││ │ └─work
│││ │ ├─and_gate
│││ │ ├─and_gate_vlg_check_tst
│││ │ ├─and_gate_vlg_sample_tst
│││ │ ├─and_gate_vlg_vec_tst
│││ │ └─_temp
│││ ├─sim
│││ └─src
││├─0511
│││├─judge
││││├─doc
││││├─prj
│││││├─db
│││││├─incremental_db
││││││└─compiled_partitions
│││││└─output_files
││││├─sim
││││└─src
│││└─nurse
│││ ├─doc
│││ ├─prj
│││ │├─db
│││ │├─incremental_db
│││ ││└─compiled_partitions
│││ │├─output_files
│││ │└─simulation
│││ │ └─modelsim
│││ │ └─rtl_work
│││ │ ├─nurse_v2
│││ │ ├─nurse_v2_tb
│││ │ └─_temp
│││ ├─sim
│││ └─src
││├─0513
│││├─decoder3_8
││││├─doc
││││├─prj
│││││├─db
│││││├─incremental_db
││││││└─compiled_partitions
│││││├─output_files
│││││└─simulation
│││││ └─modelsim
│││││ └─rtl_work
│││││ ├─decoder3_8_v2
│││││ ├─decoder3_8_v2_tb
│││││ └─_temp
││││├─sim
││││└─src
│││├─encoder8_3
││││├─doc
││││├─prj
│││││├─db
│││││├─incremental_db
││││││└─compiled_partitions
│││││├─output_files
│││││└─simulation
│││││ └─modelsim
│││││ └─rtl_work
│││││ ├─encoder8_3_yx
│││││ ├─encoder8_3_yx_tb
│││││ └─_temp
││││├─sim
││││└─src
│││└─mux2
│││ ├─doc
│││ ├─prj
│││ │├─db
│││ │├─incremental_db
│││ ││└─compiled_partitions
│││ │├─output_files
│││ │└─simulation
│││ │ └─modelsim
│││ │ └─rtl_work
│││ │ ├─mux4
│││ │ ├─mux4_tb
│││ │ └─_temp
│││ ├─sim
│││ └─src
││├─0514
│││└─adder16
│││ ├─doc
│││ ├─prj
│││ │├─db
│││ │├─incremental_db
│││ ││└─compiled_partitions
│││ │├─output_files
│││ │└─simulation
│││ │ └─modelsim
│││ │ └─rtl_work
│││ │ ├─adder1
│││ │ ├─adder16
│││ │ ├─adder16_tb
│││ │ ├─adder4
│││ │ ├─half_adder
│││ │ └─_temp
│││ ├─sim
│││ └─src
││├─0515
│││└─register
│││ ├─doc
│││ ├─prj
│││ │├─db
│││ │├─incremental_db
│││ ││└─compiled_partitions
│││ │├─output_files
│││ │└─simulation
│││ │ └─modelsim
│││ │ └─rtl_work
│││ │ ├─register
│││ │ ├─register_tb
│││ │ └─_temp
│││ ├─sim
│││ └─src
││├─0517
││├─0518
││├─0520
││├─0521
││├─0522
││├─0527
││├─0528
││├─0529
││├─0531
││├─0601
││├─0603
││├─0604
││├─0605
││├─0607
││├─0608
││├─0610
││├─0611
││├─0612
││├─0614
││├─0615
││├─0617
││├─0618
││├─0619
││├─0619-清晰版
││├─0621
││├─0622-0623
│││└─uvm
││├─0625
││├─0626
││├─0628
││├─0629
││├─0701
││├─0702
││├─0703
││├─0705
││├─0706
││├─0708
│││├─代码资料_200708
││││└─divider
││││ ├─db
││││ ├─doc
││││ ├─incremental_db
││││ │└─compiled_partitions
││││ ├─output_files
││││ └─simulation
││││ └─modelsim
││││ └─rtl_work
││││ ├─divider_mealy_1s_ebd
││││ ├─divider_mealy_1s_ebd_tb
││││ └─_temp
│││└─视频_0708
││├─0709
│││├─视频_0709
│││└─资料_0709
│││ ├─7_8_1led_run_test
│││ │├─doc
│││ │├─matlab
│││ │├─prj
│││ ││├─db
│││ ││├─greybox_tmp
│││ ││├─incremental_db
│││ │││└─compiled_partitions
│││ ││├─ipcore
│││ │││└─greybox_tmp
│││ ││├─output_files
│││ ││└─simulation
│││ ││ └─modelsim
│││ ││ ├─rtl_work
│││ ││ │├─@_opt
│││ ││ │├─_temp
│││ ││ │└─_tempmsg
│││ ││ └─verilog_libs
│││ ││ ├─altera_lnsim_ver
│││ ││ ├─altera_mf_ver
│││ ││ ├─altera_ver
│││ ││ ├─cycloneive_ver
│││ ││ ├─lpm_ver
│││ ││ └─sgate_ver
│││ │├─sim
│││ │└─src
│││ ├─divider
│││ │├─db
│││ │├─doc
│││ │├─incremental_db
│││ ││└─compiled_partitions
│││ │├─output_files
│││ │└─simulation
│││ │ └─modelsim
│││ │ └─rtl_work
│││ │ ├─divider_mealy_1s_ebd_sv
│││ │ ├─divider_mealy_1s_ebd_sv_tb
│││ │ └─_temp
│││ └─led_run_mealy_1s_ebd
│││ ├─db
│││ ├─incremental_db
│││ │└─compiled_partitions
│││ ├─output_files
│││ └─simulation
│││ └─modelsim
│││ └─rtl_work
│││ ├─led_run_mealy_1s_ebd
│││ ├─led_run_mealy_1s_ebd_tb
│││ └─_temp
││├─0711
│││├─视频_0711
│││└─资料_0711
│││ └─vending_machine
│││ ├─db
│││ ├─incremental_db
│││ │└─compiled_partitions
│││ └─simulation
│││ └─modelsim
│││ └─rtl_work
│││ ├─vm_mealy_cn_ebd
│││ ├─vm_mealy_cn_ebd_tb
│││ └─_temp
││├─0712
│││├─视频_0712
│││└─资料_0712
│││ └─bus_gen
│││ ├─db
│││ ├─incremental_db
│││ │└─compiled_partitions
│││ └─simulation
│││ └─modelsim
│││ └─rtl_work
│││ ├─bus_gen
│││ ├─bus_gen_tb
│││ ├─controller
│││ ├─datapath
│││ ├─port_reg
│││ └─_temp
││├─0714
│││├─视频_0714
│││└─资料_0714
│││ └─syn_fifo
│││ ├─db
│││ ├─greybox_tmp
│││ ├─incremental_db
│││ │└─compiled_partitions
│││ └─simulation
│││ └─modelsim
│││ └─rtl_work
│││ ├─dual_ram
│││ ├─fifo_controller
│││ ├─fifo_handshak
│││ ├─ptr_reg
│││ ├─syn_fifo
│││ ├─syn_fifo_tb
│││ ├─usedw_counter
│││ └─_temp
││├─0715
│││├─视频_0715
│││└─资料_0715
│││ ├─divider
│││ │├─db
│││ │├─incremental_db
│││ ││└─compiled_partitions
│││ │└─simulation
│││ │ └─modelsim
│││ │ └─rtl_work
│││ │ ├─divider_lsm
│││ │ ├─divider_lsm_tb
│││ │ └─_temp
│││ └─uart_transceiver
│││ ├─db
│││ ├─greybox_tmp
│││ ├─incremental_db
│││ │└─compiled_partitions
│││ └─simulation
│││ └─modelsim
│││ └─rtl_work
│││ ├─rec_buffer
│││ ├─rec_lsm
│││ ├─tran_buffer
│││ ├─tran_lsm
│││ ├─uart_receiver
│││ ├─uart_transceiver
│││ ├─uart_transceiver_tb
│││ ├─uart_transmitter
│││ └─_temp
││├─0716
│││├─20200716
││││└─lpm_pulser_gen
││││ ├─db
││││ ├─fft-library
││││ ├─incremental_db
││││ │└─compiled_partitions
││││ └─simulation
││││ └─modelsim
││││ └─rtl_work
││││ ├─lpm_pulser_moore
││││ ├─lpm_pulser_moore_tb
││││ └─_temp
│││└─视频_0716
││├─0718
│││├─视频_0718
│││└─资料_0718
│││ ├─interval_controller
│││ │├─db
│││ │├─incremental_db
│││ ││└─compiled_partitions
│││ │└─simulation
│││ │ └─modelsim
│││ │ └─rtl_work
│││ │ ├─int_cn_mealy_builtin
│││ │ ├─int_cn_mealy_builtin_tb
│││ │ └─_temp
│││ └─pulser_width_modulation
│││ ├─db
│││ ├─incremental_db
│││ │└─compiled_partitions
│││ └─simulation
│││ └─modelsim
│││ └─rtl_work
│││ ├─data_generate
│││ ├─pwm_mealy_cn_builtin
│││ ├─pwm_mealy_cn_builtin_tb
│││ └─_temp
││├─0719
│││├─视频_0719
│││└─资料_0719
│││ ├─doc
│││ └─timing_desige_example
│││ ├─db
│││ ├─greybox_tmp
│││ │└─greybox_tmp
│││ ├─incremental_db
│││ │└─compiled_partitions
│││ └─simulation
│││ └─modelsim
│││ ├─gate_work
│││ │├─timing_desige_example
│││ │├─timing_desige_example_tb
│││ │└─_temp
│││ └─rtl_work
│││ ├─lpm_add_sub0
│││ ├─lpm_compare0
│││ ├─lpm_constant_b
│││ ├─lpm_constant_c
│││ ├─lpm_constant_k
│││ ├─lpm_mult0
│││ ├─timing_desige_example
│││ ├─timing_desige_example_tb
│││ └─_temp
││├─0721
│││├─视频_0721
│││└─资料_0721
││├─0722
│││├─20200722
││││└─and_gate
││││ ├─db
││││ ├─incremental_db
││││ │└─compiled_partitions
││││ └─simulation
││││ └─modelsim
││││ ├─gate_work
││││ │├─and_gate
││││ │├─and_gate_tb
││││ │└─_temp
││││ └─rtl_work
││││ ├─and_gate
││││ ├─and_gate_tb
││││ └─_temp
│││└─视频_0722
││├─0723
│││├─20200723
││││├─bin2bcd
│││││├─db
│││││├─incremental_db
││││││└─compiled_partitions
│││││└─simulation
│││││ └─modelsim
│││││ └─rtl_work
│││││ ├─bcd_modify
│││││ ├─bcd_singel_modify
│││││ ├─bin2bcd
│││││ ├─bin2bcd_tb
│││││ └─_temp
││││├─rca16
│││││└─rca16
│││││ ├─rca16.cache
│││││ │├─compile_simlib
│││││ ││└─modelsim
│││││ │└─wt
│││││ ├─rca16.hw
│││││ ├─rca16.ip_user_files
│││││ └─rca16.sim
│││││ └─sim_1
│││││ └─behav
│││││ ├─msim
│││││ │└─xil_defaultlib
│││││ │ ├─@_opt
│││││ │ ├─_temp
│││││ │ └─_tempmsg
│││││ └─work
││││└─rca_add
││││ ├─db
││││ ├─incremental_db
││││ │└─compiled_partitions
││││ └─simulation
││││ └─modelsim
││││ └─rtl_work
││││ ├─rca_4
││││ ├─rca_add
││││ ├─rca_add_tb
││││ ├─rca_full
││││ ├─rca_half
││││ └─_temp
│││└─视频_0723
││├─0724
│││├─20200724
││││├─a1
│││││└─lpm_bcd_convertor
│││││ ├─db
│││││ ├─incremental_db
│││││ │└─compiled_partitions
│││││ └─simulation
│││││ └─modelsim
│││││ └─rtl_work
│││││ ├─bcd_modify
│││││ ├─bcd_singel_modify
│││││ ├─lpm_bcd_convertor
│││││ ├─lpm_bcd_convertor_tb
│││││ └─_temp
││││└─mux2s1
││││ ├─db
││││ ├─incremental_db
││││ │└─compiled_partitions
││││ └─simulation
││││ └─modelsim
││││ └─rtl_work
││││ ├─mux2s1_structrue
││││ ├─mux2s1_structrue_tb
││││ └─_temp
│││└─视频_0724
││├─0725
││├─0726
││├─0727
│││├─20200727
│││└─视频_0727
││├─0728
│││├─20200728
│││└─视频_0728
││├─0729
│││└─视频_0729
││├─0730
│││├─20200730
│││└─视频_0730
││├─0731
│││├─20200731
│││└─视频_0731
││├─0801
││├─0802
││├─0803
││├─0804
│││└─20200804
││├─0805
│││└─20200805
││├─0806
│││└─20200806
││├─0807
│││└─20200807
│││ ├─period_signal_generator
│││ │├─period_signal_generator.cache
│││ ││├─compile_simlib
│││ │││└─modelsim
│││ ││└─wt
│││ │├─period_signal_generator.hw
│││ │├─period_signal_generator.ip_user_files
│││ │├─period_signal_generator.sim
│││ ││└─sim_1
│││ ││ └─behav
│││ ││ ├─msim
│││ ││ │└─xil_defaultlib
│││ ││ │ ├─@_opt
│││ ││ │ ├─_temp
│││ ││ │ └─_tempmsg
│││ ││ └─work
│││ │└─period_signal_generator.srcs
│││ │ ├─sim_1
│││ │ │└─new
│││ │ └─sources_1
│││ │ └─new
│││ └─uart_transceiver_wh2020
│││ ├─uart_transceiver_wh2020.cache
│││ │└─wt
│││ ├─uart_transceiver_wh2020.hw
│││ ├─uart_transceiver_wh2020.ip_user_files
│││ │├─ip
│││ ││└─tran_fifo
│││ │├─ipstatic
│││ ││└─fifo_generator_v13_1_0
│││ ││ ├─hdl
│││ ││ └─simulation
│││ │└─sim_scripts
│││ │ └─tran_fifo
│││ │ ├─activehdl
│││ │ ├─ies
│││ │ ├─modelsim
│││ │ ├─questa
│││ │ ├─riviera
│││ │ ├─vcs
│││ │ └─xsim
│││ ├─uart_transceiver_wh2020.runs
│││ │├─.jobs
│││ │└─tran_fifo_synth_1
│││ │ └─.Xil
│││ ├─uart_transceiver_wh2020.sim
│││ └─uart_transceiver_wh2020.srcs
│││ └─sources_1
│││ ├─ip
│││ │└─tran_fifo
│││ │ ├─blk_mem_gen_v8_3_2
│││ │ │└─hdl
│││ │ ├─doc
│││ │ ├─fifo_generator_v13_1_0
│││ │ │├─hdl
│││ │ │└─simulation
│││ │ ├─sim
│││ │ ├─synth
│││ │ └─tran_fifo
│││ └─new
││├─0810
│││└─20200810
││├─0811
│││└─20200811
││├─0812
│││└─20200812
││├─0813
│││└─20200813
││├─0814
│││└─20200814
││├─0817
│││└─20200817
││├─0818
│││└─20200818
││├─0819
│││└─20200819
││├─0820
│││└─20200820
││├─0821
│││└─20200821
││├─0824
│││└─20200824
││├─0825
│││└─20200825
││├─0826
│││└─20200826
││├─0827
│││└─20200827
││├─0828
││├─20200831
││├─20200901
││├─20200902
││├─20200903
││├─20200906
││├─20200907
││├─20200908
││├─20200909
││├─20200910
││├─20200911
││├─20200914
││├─20200915
││├─20200916
││├─20200917
││├─20200918
││├─20200921
││├─20200922
││├─20200923
││├─20200924
││├─20200925
│││└─20200929
││├─20200926
││├─20200928
││├─20200930
││├─20201009
│││└─20201009
│││ ├─dsss_ms5_st_transceiver
│││ │├─db
│││ │├─greybox_tmp
│││ │├─incremental_db
│││ ││└─compiled_partitions
│││ │└─simulation
│││ │ └─modelsim
│││ │ └─rtl_work
│││ │ ├─adjudicator
│││ │ ├─base_freq_syn
│││ │ ├─base_gen
│││ │ ├─bfs_cnt
│││ │ ├─bfs_fsm
│││ │ ├─bfs_squ
│││ │ ├─bs_get
│││ │ ├─deserializer
│││ │ ├─des_coder
│││ │ ├─des_fsm
│││ │ ├─difference_square
│││ │ ├─dsss_ms5_st_abv
│││ │ ├─dsss_ms5_st_receiver
│││ │ ├─dsss_ms5_st_transceiver
│││ │ ├─dsss_ms5_st_transmitter
│││ │ ├─ds_acc
│││ │ ├─frame_syn
│││ │ ├─ham74
│││ │ ├─ham74_decoder
│││ │ ├─ham_decoder
│││ │ ├─ham_enocder
│││ │ ├─he_fifo
│││ │ ├─he_fifo_ip
│││ │ ├─ms5_genertor
│││ │ ├─noise_source
│││ │ ├─quantizer
│││ │ ├─rb_ip
│││ │ ├─rec_base_gen
│││ │ ├─rec_buffer
│││ │ ├─scoreboard
│││ │ ├─serializer
│││ │ ├─spreading
│││ │ ├─stimulator
│││ │ ├─tb_ip
│││ │ ├─trs_buffer
│││ │ └─_temp
│││ └─ms5_generator
│││ ├─ms5_generator.cache
│││ │├─compile_simlib
│││ ││└─modelsim
│││ │└─wt
│││ ├─ms5_generator.hw
│││ ├─ms5_generator.ip_user_files
│││ ├─ms5_generator.sim
│││ │└─sim_1
│││ │ └─behav
│││ │ ├─msim
│││ │ │└─xil_defaultlib
│││ │ │ ├─@_opt
│││ │ │ ├─_temp
│││ │ │ └─_tempmsg
│││ │ └─work
│││ └─ms5_generator.srcs
│││ ├─sim_1
│││ │└─new
│││ └─sources_1
│││ └─new
││├─20201010
││├─20201012
││├─20201013
││├─20201014
││├─20201015
││├─20201016
││├─20201019
│││└─20201019
│││ └─sta_example
│││ ├─db
│││ ├─greybox_tmp
│││ ├─incremental_db
│││ │└─compiled_partitions
│││ ├─output_files
│││ └─simulation
│││ └─modelsim
│││ ├─gate_work
│││ │├─top
│││ │├─top_tb
│││ │└─_temp
│││ └─rtl_work
│││ ├─lpm_add_sub0
│││ ├─lpm_compare0
│││ ├─lpm_constantb
│││ ├─lpm_constantc
│││ ├─lpm_constantk
│││ ├─lpm_mult0
│││ ├─top
│││ ├─top_tb
│││ └─_temp
││├─20201020
││├─20201021
││├─20201022
││├─20201023
│││└─20201023
││├─20201026
│││└─20201026
││├─20201027
││├─20201030
││├─20201031
││├─20201101
││└─20201102
│├─zx-1开发板资料
││├─其它辅助软件工具
││├─至芯“炼狱传奇”系列教程
│││├─炼狱传奇教程文档
│││└─炼狱传奇文档目录
││├─配套器件手册
│││├─24LC64
│││├─Cy7c68013a
│││├─Cyclone4
│││├─DM9000A
│││├─LCD12864
│││├─M25P16
│││├─MAX232
│││├─PS2
│││├─RS232
│││├─SDRAM
│││├─SN74HC138D
│││├─UART
│││└─VGA
││├─配套开发板TCL脚本文件
││├─配套开发板电路图
││└─配套开发板规格书
│└─zx-2开发板资料
│ ├─01用户手册
│ ├─02原理图
│ └─03芯片手册
│ ├─24LC64
│ ├─Cy7c68013a
│ ├─Cyclone4
│ ├─M25P16
│ ├─PL2303_HX
│ ├─PS2
│ ├─SDRAM
│ ├─SN74HC138D
│ ├─TLC549
│ ├─TLC5620
│ └─VGA
└─Quartus II 13.1.rar等多个文件
页:
[1]